



Rechnerarchitektur

Sequenzielle Logik II

Univ.-Prof. Dr.-Ing. Rainer Böhme

Wintersemester 2020/21 · 4. November 2020

Gliederung heute

1. Schaltwerke (Forts.)

- 2. Systematischer Entwurf synchroner Schaltwerke
- 3. Optional: Realisierung mit Transistoren


Flankengesteuertes RS-Flipflop (W)

Nachteil getakteter RS-Flipflops


- mehrere Zustandsänderungen in einer Taktphase möglich
- erschwert kontrollierte Rückkopplung über Schaltnetz

Alternative: Flankensteuerung

- Übernahme der Eingabewerte zu einem bestimmten Zeitpunkt
- Varianten für positive (steigende) oder negative (fallende) Flanke



Realisierung einer "Pipeline" (W)



- parallele Speicherung/Verarbeitung unterschiedlicher Daten
- schrittweise Weitergabe der Ergebnisse bei Taktflanke
- Ergebnis liegt (im Beispiel) nach drei Takten am Ausgang an.
- Voraussetzung: Die maximale Verzögerung aller Schaltnetze
 - der kritische Pfad ist kürzer als ein Taktzyklus.


JK-Flipflop

(Abk. für Jump/Kill oder Initialen von Jack Kilby)

Idee


Nutzung der nicht benötigten Eingangskombination (1,1) zur Invertierung von Q (engl. toggle)

Realisierung




J K Q' 0 0 Q 0 1 0 1 0 1

Symbol



Asynchroner 3-Bit-Zähler

Zählt positive Taktflanken in Binärdarstellung (q_2, q_1, q_0)



Wichtige Unterscheidung

Sequenzielle Logik



Asynchrone Schaltwerke

- Steuerung durch Änderung der Eingangssignale
- Zeitpunkt stabiler Ausgangssignale abhängig von Gatterlaufzeit
- Entwurf aufwändig
- Schaltungen sehr schnell



Synchrone Schaltwerke

- Steuerung durch zentralen Takt
- Ein- und Ausgangssignale zu festen Zeitpunkten
- systematischer Entwurf
- kritischer Pfad bestimmt maximale Taktfrequenz

Gliederung heute

1. Schaltwerke (Forts.)

- 2. Systematischer Entwurf synchroner Schaltwerke
- 3. Optional: Realisierung mit Transistoren

Zustandsautomat

Modell

- Zu jedem diskreten Zeitpunkt t befindet sich der Automat in genau einem Zustand S_t aus der endlichen Zustandsmenge \mathbb{S} .
- Zustandsübergänge sind eine Funktion von S und Eingabe x.
- Die **Ausgabe** y hängt ab von:
 - entweder **nur** dem Zustand
 - oder von Zustand und Eingabe

- → Moore-Automat
- → Mealy-Automat

Darstellung als gerichtete zyklische Graphen




Blockschaltbilder

Moore-Automat



Mealy-Automat



Vorgehensweise beim Entwurf

- 1. Erstellung eines Zustandsdiagramms
- 2. Erstellung einer Zustandstabelle
- Wahl einer binären Zustandskodierung und Ableitung der binären Zustandstabelle
- Auswahl der Flipflop-Typen und Ermittlung der Ansteuerlogik für jeden Zustandsübergang
- 5. Ermittlung der Ausgabegleichungen
- **6. Minimierung** der Ansteuer- und Ausgabegleichungen
- **7. Realisierung** des Schaltwerks

Beispiel: Entwurf eines synchronen Schaltwerks


Aufgabenstellung

"Entwerfen Sie ein synchrones Schaltwerk zur Erkennung der Sequenz 010 im binären Eingabestrom x(t). Die Ausgabe y nehme den Wert 1 an, sobald im Eingabestrom die Sequenz 010 erkannt wurde. Sonst sei y=0."

Vorgehensweise

- ausführliches Vorgehen für einen Moore-Automaten
- Betrachtung der Unterschiede im Falle eines Mealy-Automaten

Schritt 1: Zustandsdiagramm



Schritt 2: Zustandstabelle

Die Zustandstabelle enthält für jeden (symbolischen) Zustand $S \in \mathbb{S}$

- **Folgezustand** S' in Abhängigkeit von der Eingabe
- Ausgabe

(im Bsp.: y)

5	X	5′	У
Α	0	В	0
Α	1	Α	0
В	0	В	0
В	1	C	0
C	0	D	0
C	1	Α	0
D	0	В	1
D	1	С	1

Schritt 3: binär kodierte Zustandstabelle

Umkodierung von \mathbb{S} in **binäre Zustände** $Q \subseteq \{0,1\}^k$ mit $k = \lceil \log_2 |\mathbb{S}| \rceil$.

5	X	<i>S'</i>	У
Α	0	В	0
Α	1	Α	0
В	0	В	0
В	1	C	0
C	0	D	0
C	1	Α	0
D	0	В	1
D	1	С	1

q_1	q_0	Х	q_1'	q'_0	У
0	0	0	0	1	0
0	0	1	0	0	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	1	0
1	0	1	0	0	0
1	1	0	0	1	1
1	1	1	1	0	1

Schritt 4: Flipflop-Typen und Ansteuerlogik

Darstellung aller Zustandsübergänge $Q_i o Q_i'$ über Flipflops

Ansteuerungstabelle für zwei flankengesteuerte JK-Flipflops

$q_1 q_0$	X	$q_1' \; q_0'$	$J_1 K_1$	$J_0 K_0$
0 0	0	0 1	0 d	1 d
0 0	1	0 0	0 d	0 d
0 1	0	0 1	0 d	d 0
0 1	1	1 0	1 d	d 1
1 0	0	1 1	d 0	1 d
1 0	1	0 0	d 1	0 d
1 1	0	0 1	d 1	d 0
1 1	1	1 0	d 0	d 1

Der Schaltungsaufwand hängt von der Wahl der Flipflop-Typen ab.

Schritt 5: Ausgabegleichungen

Beim Moore-Automat kann die binäre Zustandstabelle auf alle eindeutigen Zeilen von Q (ohne Q') reduziert werden.

q_1	q_0	У
0	0	0
0	1	0
1	0	0
1	1	1

Daraus lassen sich Boolesche Funktionen als Ausgabegleichungen bestimmen:

$$y = q_0 \cdot q_1$$

(in diesem Beispiel bereits minimal)


Schritt 6: Minimierung der Ansteuergleichungen

ullet Flipflop des niederwertigen Bits der Zustandskodierung q_0


$$J_0 = \overline{x}$$
 $K_0 = x$

(direkt aus der Ansteuerungstabelle, siehe Schritt 4)


• Flipflop des höherwertigen Bits der Zustandskodierung q_1







Schritt 7: Realisierung des Schaltwerks



Beispiel: Entwurf eines synchronen Schaltwerks

Aufgabenstellung


"Entwerfen Sie ein synchrones Schaltwerk zur Erkennung der Sequenz 010 im binären Eingabestrom x(t). Die Ausgabe y nehme den Wert 1 an, sobald im Eingabestrom die Sequenz 010 erkannt wurde. Sonst sei y=0."

Vorgehensweise

- ausführliches Vorgehen für einen Moore-Automaten
- Betrachtung der Unterschiede im Falle eines Mealy-Automaten

Schritt 1: Zustandsdiagramm

bei Modellierung als **Mealy-Automat**



 \rightarrow Markierung der Kanten (statt Knoten) mit Ausgabe y

Schritte 2 & 3: Zustandstabellen

Die prinzipielle Vorgehensweise ist analog zum Moore-Automat.

Beim **Mealy**-Automat ändert sich jedoch die Ausgabe *y* **im gleichen Takt**, indem sich die Eingabe *x* ändert.

S	X	S'	У		q_1	q_0	X	$q_1' \ q_0'$	J
Α	0	В	0		0	0	0	0 1	(
Α	1	Α	0		0	0	1	0 0	(
В	0	В	0		0	1	0	0 1	(
В	1	С	0	\longrightarrow	0	1	1	1 0	(
C	0	D	1		1	0	0	1 1	1
C	1	Α	0		1	0	1	0 0	C
D	0	В	0		1	1	0	0 1	C
D	1	С	0		1	1	1	1 0	(

Schritte 4 bis 6: Logik, Minimierung

Ermittlung der Ansteuerlogik

(hier im Beispiel unverändert zum Moore-Automat)

Ermittlung der Ausgabegleichungen
 Abhängig von Zustand Q und Eingabe x

$$y = \overline{q_0} \cdot q_1 \cdot \overline{x}$$


q_1	q_0	X	У
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

Minimierung

(hier im Beispiel unverändert bzw. bereits minimal)

Schritt 7: Realisierung des Schaltwerks

(jetzt als **Mealy**-Automat)



Hörsaalfragen

Welche Eigenschaften treffen eher auf Moore- oder Mealy-Automaten zu?



24 82 94 16

- Schnelle Reaktion auf Veränderungen der Eingabesignale
- Geringere Anzahl von Flipflops, wenn Zustände durch Übergänge mit verschiedenen Ausgaben erreicht werden können
- 3. Zum Entwurf beliebiger Schaltwerke geeignet
- 4. Geringer Schaltungsaufwand der Ausgabelogik
- **5.** Asynchrone Störungen der Eingabesignale wirken sich niemals auf die Ausgabe aus.


Zugang: https://arsnova.uibk.ac.at mit Zugangsschlüssel 24 82 94 16. Oder scannen Sie den QR-Kode.

Gliederung heute

1. Schaltwerke (Forts.)

- 2. Systematischer Entwurf synchroner Schaltwerke
- 3. Optional: Realisierung mit Transistoren

Transistor




Transistor (engl. transfer resistor)


Strom fließt von C nach E genau dann wenn ein vernachlässigbar kleiner Steuerstrom von B nach E fließt.

Gatter-Schaltung


Realisierung eines AND-Gatters




(engl. auch "latch")




(engl. auch "latch")



(engl. auch "latch")



(engl. auch "latch")



Flipflops als integrierte Schaltungen

Realisierung in frühen integrierten Schaltkreisen





Fig. 4. Germanium flip-flop using mesa transistors, bulk resistors, diffused capacitors, and air isolation of the components. From US Patent 3.138.743.

Standardbauteil 4044 mit Vierfach-RS-Flipflop (engl. Quad RS Latches)





Bildquellen: J. Kilby, IEEE, West Florida Components



Syllabus – Wintersemester 2020/21

```
07.10.20
              1. Einführung
14.10.20
              2. Kombinatorische Logik I
21.10.20
              3. Kombinatorische Logik II
28.10.20
              4. Sequenzielle Logik I
04.11.20
              5. Sequenzielle Logik II
11.11.20
              6. Arithmetik I
 18.11.20
              7. Arithmetik II
25.11.20
              8. Befehlssatzarchitektur (ARM) I
02.12.20
              9. Befehlssatzarchitektur (ARM) II
09.12.20
             10. Prozessorarchitekturen
 16.12.20
             11. Ein-/Ausgabe
06.01.21
             12. Speicher
13.01.21
             13. Leistung
20.01.21
             14. Wiederholung, Fragestunde
27.01.21
                  Klausur (1. Termin)
```